MENTOR GRAPHICS IC GRAPH

3.4 Example Editing

Σ’ αυτό το παράδειγμα θα είναι ευκολότερο να δημιουργήσουμε αρχικά ένα βασικό transistor με το ελάχιστο χαρακτηριστικό μέγεθος, μετά να το αντιγράψουμε και να το τοποθετήσουμε οπουδήποτε χρειάζεται.

• Δημιουργία ενός βασικού transistor με ελάχιστο χαρακτηριστικό μέγεθος: (τεχνολογία 1.2 μικρά)

Σημ: στο χώρο εργασίας, μια μονάδα είναι ίση με ένα Lamda (αναφέρεται στο συντονισμό του κέρσορα στο πλαίσιο του παραθύρου). Αν ακολουθήσετε τους Lamda κανόνες για τεχνολογία 1.2 μικρά, το μικρότερο χαρακτηριστικό μέγεθος θα είναι 2 Lamda (για poly πλάτος και μέγεθος επαφής). Επομένως έχουμε 1 Lamda = 0.6 μικρά.

1. Ακολουθήστε τα βήματα στην ενότητα 4.1 Add Layer για να δημιουργήσετε ένα 2x2 Lamda επαφής (contact) τετράγωνο.
2. Επίσης δημιουργήστε 6x6 metal1 τετράγωνο για επαφή. Το αποτέλεσμα θα είναι παρόμοιο με της Fig 4.7.

Figure 4-7. Start your design from contact

3. Αντιγράψτε και τοποθετείστε όλα αυτά τα σχήματα δίπλα στα αρχικά με 4 Lamda απόσταση. Αυτά είναι οι επαφές source και drain.

Figure 4-8. Source and Drain Contacts with minimum feature size

4. Δημιουργήστε 2χ10 poly ανάμεσα σ’ αυτά τα δύο επαφές- μέταλλα με 1 Lamda απόσταση.

Figure 4-9. Gate between source and drain contact

5. Δημιουργήστε 6χ16 aa (active area) για να καλύψει ακριβώς τις source και drain metal - επαφές.

Figure 4-10. Add ‘aa’ layer

6. Προσθέστε 10χ20 pplus για PMOS και 10χ20 nplus για NMOS. Το διάστημα ανάμεσα στο nplus και το pplus πρέπει να είναι τουλάχιστον 9 Lamda για κατάλληλα Nwell και Ρwell διαστήματα.

Figure 4-11. PMOS and NMOS transistors

7. Προσθέστε 18χ28 nwell για PMOS και 18χ28 pwell για NMOS. Το διάστημα ανάμεσα στο nwell και το pwell πρέπει να είναι τουλάχιστον 1 Lamda.

Figure 4-12. Add nwell and pwell

8. Προσθέστε metal1: VCC (καλώδιο τάσης) και GND (καλώδιο γείωσης). Σημειώστε ότι το metal1 πρέπει να έχει τουλάχιστον 3 Lamda πλάτος και 3 Lamda απόσταση από metal1 σε metal1).

Figure 4-13. Add VCC and GND

9. Τώρα, συνδέστε PMOS-source στο VCC και αυτό του NMOS στο GND. (χρησιμοποιήστε την ‘Notch in’ μέθοδο).

Figure 4-14. Connect sources to VCC and GND

10. Συνδέστε τα poly layers και των δύο transistors με metal1, όπως φαίνεται στην Fig 4-15.

Figure 4-15. Create input metal1

Figure 4-16. Connect input metal1 and Gate poly

Ενώστε τα drains και των δύο transistor με metal1, για να πάρετε την καθαρή απόδοση του αναστροφέα (output net).

Figure 4-17. Connect Drain to output port

Αν χρειάζεστε να έχετε καλές συνδέσεις(well ties) – ακολουθήστε με τα επόμενα βήματα :

1. Χρησιμοποιήστε το ‘Move Edge’ (ενότητα 4.3 Τροποποίηση Σχημάτων) για να επεκταθούν το well και το aa (active area) μήκος, όπως φαίνεται στη Fig 4-18.

Figure 4-18. Extend the well and aa length

2. Προσθέστε nplus μέσα στο nwell και pplus μέσα στο pwell όπως φαίνεται στο Fig 4-19.

Figure 4-19. Add plus inside nwell and pplus inside pwell

3. Προσθέστε metal1 και επαφή, στα nplus και pplus και συνδέστε τα στα VCC και GND αντίστοιχα.

Figure 4-20. Connect well tie to VCC and GND

Σημειώστε ότι το source του PMOS συνδέεται στο VCC και το source του ΝMOS συνδέεται στο GND. Συνδέοντας τα body των wells στα sources μέσο του metal1, συνδέουμε το nwell στο VCC και το pwell στο GND.

Eπιστροφή στα περιεχόμενα του IC Graph

Επιστροφή

3.5 Καθορισμός ονόματος σε κάθε πόρτα

4. Save / Reserve Cell