MENTOR GRAPHICS IC VERIFY

ΠΕΡΙΕΧΟΜΕΝΑ

Εισαγωγή

Starting

Design rule Check (DRC)

Layout VS. Schematic (LVS) Check

Layout Extraction

ΣΗΜ: Το IC Verify χρειάζεται ένα layout αρχείο (φτιαγμένο στο ‘IC graph’). Αν δεν έχετε ένα, ανατρέξτε στο IC graph tutorial για εισαγωγή layout.

1. Εισαγωγή

Όταν το IC layout έχει δημιουργηθεί, πρέπει να επαληθεύσετε το layout χρησιμοποιώντας το εργαλείο επαλήθευσης του IC station --IC Verify.

Γενικά η layout επαλήθευση μπορεί να χωριστεί σε τρια ειδικά μέρη:

1. Design rule Checking (DRC): για φυσικούς σχεδίου κανόνες επαλήθευσης.
2. Layout Versus Schematic (LVS): για έλεγχο αν η δομή του layout ταιριάζει με το αρχικό σχέδιο του σχηματικού.
3. Layout Extraction: για να πάρουμε netlist από το layout, ως επίσης και απρόβλεπτη παρασιτική αντίσταση και χωρητικότητα.

Τα τρία εργαλεία στο IC Verify που εκτελούν τα αντίστοιχα μέρη που αναφέραμε είναι : IC rules, IC trace, IC extract. Αυτά συνήθως λειτουργούν με το γραφικό περιβάλλον του IC station και μπορούν να τρέξουν σε ξεχωριστό mode με έξοδο από άλλους layout editors.

Το παράδειγμα που θα χρησιμοποιήσουμε σ’ αυτό το tutorial είναι ενός αναστροφέα - - το ίδιο με αυτό που δημιουργήσαμε στο IC graph tutorial. Το σχηματικό του transistor φαίνεται στη Fig 1-1, ενώ το layout του φαίνεται στη Fig 1-2. Ανατρέξτε στο IC graph tutorial για βασικές μεθόδους διόρθωσης, οποτεδήποτε το layout χρειάζεται να τροποποιηθεί.

Figure 1-1. Transistor level schematic of an inverter

Figure 1-2. Layout of an inverter cell

Eπιστροφή στο Mentor Graphics Tools

2. Starting

3. Design Rule Check