MENTOR GRAPHICS IC VERIFY

2. Starting

1. Καλούμε το ‘IC Station’ με

$ dmgr

2. Διπλό κλικ στο εικονίδιο ‘ic’ στο παράθυρο ‘Tools’, όπως φαίνεται στη fig 3-1, για να καλέσουμε το ‘IC Station’.

Σημ: επίσης μπορούμε να καλέσουμε το ‘IC Station’ τυπώνοντας στο Unix prompt το ‘ic’.

Figure 3-1. Double click ‘ic’ icon to invoke IC station

3. Επιλέξτε ‘Open’ από τη δεξιά πλευρά της session παλέττας στο IC Station παράθυρο και θα εμφανιστεί ένα πλαίσιο διαλόγου. Εισάγετε το όνομα του layout σας ή το τοποθετείτε κατευθείαν χρησιμοπιώντας το Navigator, μετά κλικ στο ‘ΟΚ’. Το layout θα εμφανιστεί στο παράθυρο.

3. Design Rule Check (DRC)

Το ICrules είναι ένα εργαλείο που παρέχει Design Rule Checking ικανότητα για ICgraph σχέδια. Οι κανόνες σχεδίου που εφαρμόζουμε σ’ αυτό το παράδειγμα είναι οι Lamda κανόνες για τεχνολογία 1.2 μικρά. Για να περιγράψουμε πως το DRC λειτουργεί, χρειάζεται να δημιουργήσουμε σκόπιμα ένα λάθος σ’ αυτό το layout. Ας πούμε, ότι κάνουμε την επικάλυψη του pwell πάνω από το nplus μικρότερη από 6 Lamda, όπως φαίνεται στη fig 4-1 (κάτω αριστερή γωνία της fig 4-1). Μετά το αποθηκεύετε.

Figure 4-1. Layout for Design Rule Check

1. Επιλέξτε ‘IC rules’ στη δεξιά πλευρά της παλέτας για να εμφανιστεί η IC rules παλέτα.
2. Επιλέξτε ‘Load Rules’ για να φορτώσετε το αρχείο με τους κανόνες. Μπορείτε να εισάγετε το όνομα του αρχείου των κανόνων ή να χρησιμοποιήσετε το Navigator για να διαλέξτε το αρχείο των κανόνων που δημιουργήσατε.

Σ’ αυτό το παράδειγμα εισάγετε :

”$MGC_CMOSN_LIB/physical_lib/cmosn.rules” για το όνομα αρχείου των κανόνων, μετά κλικ ‘ΟΚ’.

Figure 4-2. Load design rules file

3. Επιλέξτε ‘Check’ στη παλέτα. Θα εμφανιστεί ένα πλαίσιο στο κάτω μέρος του παραθύρου. Κλικ ‘ΟΚ’ ή πατήστε return.
4. Μετά το τρέξιμο του DRC, θα εμφανιστεί ένα μήνυμα στο κάτω μέρος του IC παραθύρου. Ο όρος ‘Total Result’ σημαίνει λάθη. ‘Total Results 0’ σημαίνει ότι δεν υπάρχουν λάθη και το layout σας είναι ΟΚ. Στο παράδειγμά μας το μήνυμα που πρέπει να εμφανιστεί είναι ‘Total Results 1’.
5. Επιλέξτε ‘First’ στην “Set Scan To” υποδιαίρεση. Το πρώτο λάθος θα αναβοσβήνει και ένα μήνυμα θα εμφανιστεί στο κάτω μέρος του IC παραθύρου.

Figure 4-3. Messages about first error

Figure 4-4. The first error is illustrated in bold white line

αν δεν συναντήσετε λάθη, αντί του προηγούμενου μηνύματος θα εμφανιστεί : “There are no DRC results in the DRC results database”.

6. Κλικ ‘Next’ για να βρείτε όλα τα λάθη.
7. Επιλέξτε ‘Back’ στη ‘ICrules’ παλέτα. Επιλέξτε ‘Easy Edit’.
8. Διαφυλάξτε την εργασία σας για editing επιλέγοντας από το κυρίως μενού :

File -> Cell -> Reserve

9. Διορθώστε όλα τα λάθη χρησιμοποιώντας τις ίδιες μεθόδους διόρθωσης όπως αυτά εξηγήθηκαν στο ICgraph tutorial.
10. Πηγαίνετε στο ‘IC rules’, εκτελέστε πάλι το Design Rule Check. Επαναλάβετε τα βήματα 2 έως 10 μέχρι να μην υπάρχουν λάθη στο layout.
11. Επιλέξτε ‘Summary’ για να πάρετε ένα text report. Αυτό φαίνεται σ’ ένα άλλο παράθυρο.

Eπιστροφή στα περιεχόμενα του IC Verify

4. Layout VS. Schematic (LVS) Check